计组第四章存储系统例题讲解

1

下列有关RAM 和ROM 的叙述中, 正确的是_ 。

Ⅰ. RAM是易失性存储器， ROM是非易失性存储器

Ⅱ. RAM和ROM都采用随机存取方式进行信息访问

Ⅲ. RAM 和 ROM都可用作 cache

Ⅳ. RAM 和ROM都需要进行刷新

解:

Ⅰ：正确

Ⅱ：正确

Ⅲ：错误，cache需要用高速缓存介质例如SRAM，是RAM的一种，但是ROM不能写入，无法用作cache。

Ⅳ：错误，只有DRAM需要刷新（因为其存储单元基于电容），而SRAM不需要刷新，ROM是非易失性的，完全不需要刷新。

答案：仅Ⅰ和Ⅱ

2

某容量为256 MB的存储器由若干4 M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是————

解:

首先，DRAM地址线一般采用复用技术，即行列地址用一条线，因此用于寻址这4M（2的22次方）的地址引脚只需11个。然后数据因为是八位的需要八个引脚，总数19个

答案：19

3

某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2KB×8位的ROM芯片和4KB×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是

解:

ROM区需要4KB，按照字节(8位)编址，因此两片ROM串联即可

RAM区需要60KB，八位，因此需要将2片RAM并联做一组，然后需要60/4 = 15组串联。共30片。

答案：2， 30

4

假定用若干个2K×4位芯片组成一个 8K ×8位的存储器，则地址0B1FH所在芯片的最小地址是

解：

要得到 8 位数据宽度，必须将 2 片 4 位芯片并联（一片提供高 4 位，一片低 4 位）→ 构成 2K × 8 位 的块

然后串联4块凑8K

8K即16位地址寻址0000-1FFF

这些块的地址分布如下（按字节编址）：

答案：0800H

5

假定DRAM芯片中存储阵列的行数为r，列数为e，对于一个2K*1位的DRAM芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则r、c的取值分别是

解：

2k需要11位的地址，且由于地址复用技术，行地址和列地址为5， 6位显然合适，因此行数/列数为 32 / 64 显然合适（反过来也行）。但是题目要求了尽量减少刷新开销 ，而DRAM的刷新是以行为单位的，因此行数32最合适。

答案： 32 64

6

假定一台计算机采用 3 通道存储器总线，配套的内存条型号为 DDR3-1333，即内存条锁接插的存储器总线的工作频率为 1333MHz、总线宽度为 64 位，则存储器总线的总带宽大约是（）

解：

首先总线宽度64位即一次传输8字节数据。

1333MHz则是1333 * 10^6次，即一秒内能传这些次数据。

因此一条内存条带宽为8 * 1333 * 10^6 = 10.66GB/s

又因为三通道速率乘以三，即约32GB/s

答案：32GB/s

7

某计算机使用4体交叉编址存储器,假定在存储器总线上出现的主存地址(十进制)序列为8005,8006,8007,8008,8001,8002,8003,8004,8000,则可能发生访存冲突的地址对是。

解：

如图，四体即四个模块能并行访问，但是每个模块内不能同时访存。因此对上述十进制对四取模，看看哪俩相邻且映射到了同一个模块即可

8004和8000连续访问了同一个模块

答案：8004 8000

8

下列存储器中，在工作期间需要周期性刷新的是

解：

A. SRAM（静态随机存取存储器）无需刷新

B. SDRAM（同步动态随机存取存储器） 以电容作为存储单元，需刷新

C.ROM（只读存储器） 无需刷新

D.Flash （闪存） 属于非易失性存储器

答案：B

9

下列各类存储器中，不采用随机存取方式的是

解： CD ** -ROM是只读光盘，是光盘依赖机械寻道

答案：CD-ROM

10

下列关于闪存(Flash Memory)的叙述中，错误的是( )。

• A

信息可读可写，并且，读、写速度一样快 - B

存储单元由MOS管组成，是一种半导体存储器 - C

掉电后信息不丢失，是一种非易失性存储器 - D

采用随机访问方式，可代替计算机外部存储器

解:

Flash 的读写速度不一样快，写（尤其是擦除）远慢于读。

答案： A

11

某C语言程序段如下：

 for (i = 0; i <= 9; i++)

 {

     temp = 1;

     for (j=0;j<=i;j++)

          temp *=a[j];

          sum +=temp

 }

下列关于数组a的访问局部性的描述中，正确的是

（2.0分）

• A时间局部性和空间局部性皆有
• B无时间局部性，有空间局部性
• C有时间局部性，无空间局部性
• D时间局部性和空间局部性皆无

解: 皆有

答案：皆有

12

某计算机的Cache共有16块，采用2路组相联映射方式(即每组2块)。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是( )。

解:

按字节编址，因此129 / 32 得4，因此主存块号为4，每组两块即cache共8组，因此4对8取模得4

答案:4

13

假设某计算机按字编址，Cache 有 4 行，Cache 和主存之间交换的块为 1个字。若cache的内容初始为空，采用二路组相联映射方式和 LRU ** 替换策略。当访问的主存地址依次为 0,4,8,2,0,6,8,6,4,8 时，命中Cache 的次数是( )

解:

LRU替换策略是指近期最少使用算法

cache分两组0 1，每组两行

各个主存地址映射到的组均为第0组，直到6 8 6这时6命中了cache，且LRU标记常用

因此以后的4 8 不再命中

答案: 1

14

假定主存地址为32位，按字节编址，主存和cache之间采用直接相联映射方式，主存块大小为4个字，每个字32位，采用写回的方式，则能存放4K字数据的cache的总容量至少是____位

解:

直接相联映射：

|   Tag   |   Index（行号）   |   Block Offset（块内偏移）   |

4K字 / 4字 = 1024块需要10位二进制位索引，Index = 10

块大小16字节，需要4位

因此tag需要32 - 10 - 4 = 18位

每个cache行需要

Tag位18位

Valid位一位（有效位）

Dirty位一位（写回法）

data位128位 数据

共128 + 1 + 1+ 18 = 148位

总行数1024 (一行4个字，共4k字)

总容量1024 * 148 = 148K

答案:148K

15

采用指令cache与数据cache分离的主要目的( )。

解:

采用指令 Cache 与数据 Cache 分离的主要目的是：使 CPU 能在同一周期内同时取指令和访问数据，从而提升并行性和整体性能。

答案: 减少指令流水线资源冲突

16

假定编译器将赋值语句“x=x+3;”转换为指令“add xaddr，3”，其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写(Write Through)方式，则完成该指令功能需要访问主存的次数至少是( )。

解:

在最佳情况下（TLB 命中、读命中 Cache）：

• 读操作：由 Cache 提供，0 次主存访问
• 写操作：Write Through，1 次主存访问

答案:1

17

下列命中组合情况中，一次访存过程中不可能发生的是( )。 （2.0分）

• A TLB未命中，cache未命中，Page未命中
• B TLB未命中，cache命中，Page命中
• C TLB命中，cache未命中，Page命中
• D TLB命中，cache命中，Page未命中

解:

1. Page 命中（Page Hit）

   • 指所访问的虚拟页已经加载到主存（物理内存）中（即页表项有效）

   • 如果 Page 未命中 → 发生缺页异常（Page Fault），需从外存调入 2. TLB 命中（TLB Hit）

   • TLB 是页表的高速缓存

   • 只有当 Page 命中（页在内存中）时，该页的映射才可能在 TLB 中

   • 换句话说：TLB 命中 ⇒ Page 一定命中 3. Cache 命中

   • Cache 存放的是物理地址对应的数据

   • 要访问 Cache，必须先完成虚拟地址 → 物理地址转换
   • 所以：Cache 访问发生在地址转换之后

答案:D

18

某计算机主存地址大小256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理方式，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项，内容如表4.12所示。

表4.12 4个页表项的内容

则对虚拟地址03FFF180H进行虚实地址转换的结果是。

• A

0153180H - B

0035180H - C

TLB缺失 - D

缺页

解:

虚拟地址 = 32 位（因为 4GB = 2³²）

页面大小 = 4KB = 2¹² → 偏移量占 12 位

所以：

页号 = 高 20 位

偏移量 = 低 12 位

将 03FFF180 写成 32 位十六进制：

03FFF180H
= 0000 0000 0011 1111 1111 1111 0001 1000 0000

页号 = 03FFF

偏移量 = 180（因为 0x03FFF180 的最后 12 位是 180）

页号有效，页框号0153H

因此实地址:0153180H

答案: A

19

下列关于缺页处理的叙述中，错误的是 （2.0分）

• A缺页是在地址转换时 CPU检测到的一种异常
• B缺页处理由操作系统提供的缺页处理程序完成
• C缺页处理程序根据页故障地址从外存读入所缺失的页
• D缺页处理完成后执行发生缺页的指令的下一条指令

解:

缺页处理完成后必须重新执行触发缺页的那条指令，因为没执行完。

答案:D

填空题

1

对于 32K 字容量的存储器,若按字编址,字长16位。其地址寄存器应是_位?数据寄存器是_位?

解:

共有32K个可寻址的字单元，32KB*8/16，也就是2的14次方

数据 寄存器 ** 等于字长

答案:14, 16

2

用 64K ×1位的DRAM芯片构成1MX8位的存储器,若采用异步刷新,每行刷新间隔不超过2ms,则产生刷新信号的间隔是_ ㎲?假设读写周期为0.5㎲，若采用集中刷新方式,则存储器刷新一遍最少要用_ 个读写周期?CPU的”死“时间为____ ㎲?

解:

64K的DRAM一般是256 X 256的规格，因此一次刷新共需刷256行

每行刷新间隔不超过2ms

异步刷新：每隔2ms / 256 = 7.8125 us

集中刷新: 256 * 0.5 us = 128 us， 最少256个读写周期(刷新一行占一个读写周期)

答案:7.8125 256 128

3

某有某动态RAM芯片，容量为16K×1位,除电源线、接地线和刷新线外,该芯片的最小引脚数量是____个?

解:

采用地址复用技术的话，取行和列的最大值， 7

加上行选通和列选通线还有一的数据线，最小10个

答案：10

4

用16Kx1 位的DRAM芯片构成 64K×8位的存储器，设存储器的读写周期为 0.5us，要使 CPU在1us 内至少访问存储器一次，采用_ 或_刷新方式比较合适?若每行刷新间隔不超过 2ms，该方式下刷新信号的产生周期是____㎲? （3.6分）

解:

共三种，异步，分散，集中

16K的芯片有2^14单元，即128 * 128，每片128行

集中刷新一次刷新时间为128 * 0.5us = 64us，这段时间为cpu死区，因此不考虑

异步刷新每隔2ms / 128 = 15.625us刷新一次

分散刷新最大间隔等于异步刷新，也为15.625us

答案:分散，异步 15.625

5

某计算机中主存容量为 4MB，Cache 容量为16KB，每块包含8个字，每字32位，映射方式采用4路组相联.

设Cache的初始状态为空，CPU依次从主存第0，1,2,···99号单元读出100个字(每次读一个字)，并重复此操作10次.

替换算法采用LRU。

(1) 求Cache的命中率是 %。

(2) 若Cache比主存块10倍，分析采用Cache后存储访问速度提高了 倍？

解:

cache 每块有32字节，共512块

每组四块

共128组

每块包含8个字，因此主存100个单元分别映射到100 / 8 = 13块中，其中最后一块只有4个字

这13块主存块分别对应到128组

• 直接映射规则（组相联）：

组号=主存块号mod组数=块号mod128

因此每块都独自在一个组且不会替换，当取第0单元的字(位于主存第一块)时，cache缺失，加载第1块到cache，包含0 - 7单元。

然后直到读第8单元(位于主存第二块了)又缺失，再加载第二块。。。

因此一轮操作读了100次，其中有13次缺失，87次命中。

后续九轮都命中，命中900次

总计987 / 1000 = 98.7%的命中率。

设一次主存访问耗时为10，一次cache为1.

使用cache：987 + 130 = 1217

不使用: 10000

约8.95倍

答案: 98.7%, 8.95

6

主存容量为8MB，虚存容量为2GB，分页管理时若页面大小为4KB，求出对应的VPN、VPO、PPN、 PPO 的位数依次为_、*、*、_ 。

（3.6分）

解:

• VPN（Virtual Page Number）
• VPO（Virtual Page Offset）
• PPN（Physical Page Number）
• PPO（Physical Page Offset）

页面大小2^12字节，地址位数12

因此页内偏移需要12位来表示

虚拟地址位数31

• 虚拟地址 = VPN + VPO = 31 位
• VPO = 12 位
• ⇒ VPN = 31 − 12 = 19 位

物理地址位数23

• 物理地址 = PPN + PPO = 23 位
• PPO = 12 位
• ⇒ PPN = 23 − 12 = 11 位

答案:19 12 11 12

7

某虚拟存储器共8个页面,每页1024个字,实际主存为4096个字,采用页表法进行地址映象。映象表的内容如下表所示。

（1）列出会发生页面失效的全部虚页号:*、* 、_ 、_ 。

（2）虚地址0,3028,1023,2048,4096,8000的实地址分别是 _ 、 、_ 、 、_ 、_ 。（如果没有实地址，填：缺页)

（3.6分）

解:

(1) 看装入位，失效的是2 3 5 7

(2) 虚页共8页，则

0,3028,1023,2048,4096,8000

分别对应虚页号及其偏移为:

0: 0 （实页号3）

2:980 （缺页）

0:1023 （实页号3）

2:0 （缺页）

4:0 （实页号3）

7:832 （缺页）

则实地址就是虚页号对应的实页号*1024 + 偏移量

故分别为:

答案: 2 3 5 7 ; 3072，缺页，4095，缺页，3072, 缺页

简答题

1

用4个32 K×8位SRAM存储芯片可设计出哪几种不同容量和字长的存储器？画出相应设计图并完成与CPU的连接。

解：

三种设计模式：字长扩展，字符扩展，综合扩展

答案:

2

设cache的容量为214块，每块是一个32位字，主存容量是cache容量的256倍，其中有

表4.13所示的数据（地址和数据均采用十六进制表示）

将主存中这些数据cache后，cache各块中的数据内容及相应的标志是什么？

（1）全相联映射（2）直接相联映射（3）四路组相联映射

解:

全相联映射

直接相联映射

每块32位字即4字节，需要2位的块内偏移

主存共2^14 * 2^8 = 2^22块

即22位

cache中的位置 = 主存块号 % cache总块数

= 2^22 % 2^14 = 2^8

即前8位为标志位，后14位为cache行号，最后两位为块内偏移地址

各个地址转换2进制为:

四路组相联映射

组号 = 主存块号 % 分组数 = 2^14 % 2^2 = 2^12

块内偏移offset 需要 2 位

则tag = 22 - 12 = 10位

3

某计算机的cache由64个存储块构成，采用四路组相联映射方式，主存包含4096个存储块，每块由128个字组成，访问地址为字地址。

(1)主存地址和cache地址各有多少位? (2)按照题干条件中的映射方式，列出主存地址的划分情况，并标出各部分的位数。

解:

主存2^12块

每块2^7个字

总字数2^19字，因此需19位

cache 26块，每块27，需13位

按照四路组相联映射，4块为1组需2^4组

即4位组号

块内偏移2^7，即7位offset

那么标记tag = 19 - 4 - 7 = 8位

答案:

总字数2^19字，因此需19位

cache 26块，每块27，需13位

4

假定某数组元素按行优先顺序存放在主存中，则在以下两段伪代码A和B中，分析下列间题

（1）两段代码中对数组访问的时间局部性和空间局部性。

（2）变量sum的时间局部性和空间局部性。

（3）for 循环体对指令访问的时间局部性和空间局部性。

代码A：

int sum array A(int a[M] [N])

int i,j,sum = 0;

for(i=0;i<M;i++)

for(j=0;j<N;j++)

sum+=a[i][j];

return sum;

代码B:

int sum array B(int a[M] [N])

int i,j,sum=0;

for(i=0;i<N;i++)

 for(j=0;j<M;j++)

 sum+=a[j][i];

return sum;

解:

(1):代码A空间局部性强，for(i=0;i<M;i++)和for(j=0;j<N;j++)实现相邻访问。时间局部性差，仅访问一次。

代码B内层a[j][i]是跨行访问，因此空间局部性差，且不会有重复访问，时间局部性差。

(2):sum时间局部性强，自身在循环内不断被访问，无空间局部性

(3):都强，因为for循环体内的指令是在内存里连续存放的，且会被重复访问。

答案:

(1):代码A空间局部性强，for(i=0;i<M;i++)和for(j=0;j<N;j++)实现相邻访问。时间局部性差，仅访问一次。

代码B内层a[j][i]是跨行访问，因此空间局部性差，且不会有重复访问，时间局部性差。

(2):sum时间局部性强，自身在循环内不断被访问，无空间局部性

(3):都强，因为for循环体内的指令是在内存里连续存放的，且会被重复访问。

5

某计算机系统中有一个TLB和L1级数据cache，存储系统按字节编址，虚拟存储容量为2GB，主存容量为4MB，页大小为128KB，TLB采用四路组相联方式，共有16个页表项。cache容量为16KB，每块包含8个字，每字为32位，映射方式采用四路组相联，回答下列问题。

（1）虚拟地址中哪几位表示虚拟页号？哪几位表示页内地址？虚拟页号中哪几位表示TLB标记？哪几位表示TLB索引？

（2）物理地址中哪几位表示物理页号？哪几位表示偏移地址？

（3）为实现主存与数据cache之间的组相联映射，对该地址应进行怎样的划分？

解:

(1)虚拟地址总长31位，每页长17位，因此页内地址为31位虚拟地址的低17位

高14位作为虚拟页号VPN。

TLB采用四路组相连，16个页表分4组，因此2位TLB索引

则虚拟页号剩下的12位作为TLB标记

(2)物理地址总长22位，页内偏移仍为17位，则物理页号5位

(3)cache地址总长14位，每块有32个字节需5位offset，则总块数2^9块

四块为一组，共2^7组，组索引7位。

剩余22 - 7 - 5 = 10位作为tag

答案：

（1）虚拟地址

• 虚拟页号（VPN）：高 14 位
• 页内地址（Offset）：低 17 位
• TLB 标记：VPN 的高 12 位
• TLB 索引：VPN 的低 2 位

（2）物理地址

• 物理页号（PPN）：高 5 位
• 页内偏移（Offset）：低 17 位

（3）Cache 映射地址划分（基于物理地址）

• Tag：10 位
• Cache 组索引：7 位
• 块内字节偏移：5 位

6

某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB;TLB采用全相联较射;cache数据区大小为64KB，按二路组相联方式组织，主存块大小为64B。存储访问过程的示意图如图4.57所示。

请回答下列问题。

(1)图中字段A~G的位数各是多少?TLB标记字段B中存放的是什么信息?

(2)将块号为4099的主存块装入cache中时，映射的cache组号是多少?对应H字段的内容是什么?

(3) cache 缺失处理的时间开销大还是缺页处理的时间开销大?为什么?

(4) 为什么cache可以采用写穿策略，而修改页面内容时总是采用写回策略?

解:

首先页大小8KB，页内偏移需要13位，且虚拟地址32位，故A = B = 32-13 = 19

D = 13，C = 24 - 13 = 11

数据区大小64B则块内偏移需6位，G = 6，二路组相连每组数据区容量为128B共512组需9位，因此F = 9，E = 24 - G - F = 9

(2):

物理地址在组相联分三部分:Tag，组号，块内偏移。组号需要9位，块内偏移需要6位，故Tag需要9位。

块号4099=00 0001 0000 0000 0011B，因此，所映射的Cache组号为0 0000 0011B=3，对应的H字段内容为0 0000 1000B

(3): Cache缺失带来的开销小，而处理缺页的开销大。因为缺页处理需要访问磁盘，而Cache缺失只要访问主存。

(4):因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存慢得多，所以，在Cache-主存层次，Cache可以采用直写策略，而在主存-外存(磁盘)层次，修改页面内容时总是采用回写策略。

答案:

(1) : A=19，B=19，C=11，D=13，E=9，F=9，G=6

(2) : Cache组号为0 0000 0011B=3，对应的H字段内容为0 0000 1000B

(3) : Cache缺失带来的开销小，而处理缺页的开销大。因为缺页处理需要访问磁盘，而Cache缺失只要访问主存。

(4):因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存慢得多，所以，在Cache-主存层次，Cache可以采用直写策略，而在主存-外存(磁盘)层次，修改页面内容时总是采用回写策略。

7

某计算机采用页式虛拟存储管理方式，按字节编址。CPU进行存储访问的过程如图4.58所示。回答下列问题。

（1）主存物理地址占多少位？

（2）TLB采用什么映射方式？TLB用SRAM还是DRAM实现？

（3）Cache采用什么映射方式？若 Cache采用LRU替换算法和写回策略，则cache每行中除数据（Data）、Tag和有效位外，还应有哪些附加位？cache总容量是多少？cache中有效位的作用是什么？

（4）若CPU给出的虛拟地址为0008 C040H，则对应的物理地址是多少？是否在cache中命中？说明理由，若CPU给出的虚拟地址为0007 C260H，则该地址所在主存块映射到的cache组号是多少？

解:

(1):主存物理地址为20+3+5 = 28位

(2):TLB采用全相联映射方式，使用SRAM实现。TLB采用全相联映射，可以把页表内容调入任一块空 TLB项中，TLB中每项都有一个比较器，没有映射规则，只要空闲就行。TLB采用静态存储器 SRAM，读写速度快，但成本高，多用于容量较小的高速缓冲存储器。

(3): cache每组有两行，采用二路组相联方式，需要一位脏位，一位LRU位。

由图可知，cache需3位组索引因此8组，每组2行，每行有1+1+1+ 20（tag）+ 32*8(数据大小B)，则总大小为:8×2×（20+1+1+1+32×8）=4464位=558字节。Cache 中有效位用来指出所在 Cache 行中的信息是否有效。

(4):虚拟地址的前20位0008C找虚拟页号，后12位040是页内地址

0008C对应实页号为0040H，因此物理地址为0040040H。其中高20位对应Tag00400在cache中有效位为0，因此未命中。虚拟地址为0007 C260H，物理地址低12位与虚拟地址相同，且物理地址的低8位的前三位为组号，因此物理地址的后八位01100000B的前三位 011B是组号, 组号为3

答案:

(1):28

(2):TLB采用全相联映射方式，使用SRAM实现。

(3): 一位脏位，一位LRU位。

558字节。

Cache 中有效位用来指出所在 Cache 行中的信息是否有效。

(4):物理地址为0040040H。其中高20位对应Tag00400在cache中有效位为0，因此未命中。组号为3

end